Vhdl Sanal Donanım şifre çözme Language anlamına gelir. Öncelikle elektronik otomasyon tasarım ve mantık devreleri oluşturmak için makine mühendisliği kullanılır . VHDL azalan ve artan dizisi en destekliyor . Bir VHDL veri yolu verilerin bir sistem geçirilir nasıl belirler . Veri yolu aslında veri oluşturmak değil , sadece olası yolları tanımlar . VHDL bir veri yolu oluştururken,veri yolun kompozisyonunu ve mimarisini belirlemek gerekir . Talimatlar 1 kütüphane işlevlerini bildirmek

. Eğer standart bir mantık aritmetik işlev bildirmek istiyorsanız Örneğin, sizin kod şöyle olacaktır :
» library IEEE ;
ieee.std_logic_arith.all kullanın; »
2

veri yolun bağlantı noktalarını tanımlayın . Örneğin :

» : STD_LOGIC in ;
rst_dp : varlık veriyolu clock_dp (
liman STD_LOGIC içinde ;
imm_data : STD_LOGIC_VECTOR (15 0 downto ) ; »
sizin veri yolun bağlantı noktalarını

veri aktığı veri girişi ve çıkışı olan yerler . Siz aslında belirlenmesinde nasıl ve belirleyecektir .
3

veri yolu liman girişini kapatın aşağıdaki kodu kullanarak : » ;
sonu veriyolunu ; ) »

4 veri yolumimari yapısını belirleyin

. Veri her bileşen ve akan nasılbileşenleri oluşmaktadır hangi bileşenleri ve listelemek gerekir . Örneğin, bir kayıt dosyası oluşturmak için örnek kod aşağıdaki gibi olacaktır :

» bileşeni component> olarakkodunu olarak reg_file
port (saat niteliklerini rst : STD_LOGIC in ; »
5 bitenmimari tasarımını kapatın

kullanarak yapı » end yapı ; »

.